ID do artigo: 000087013 Tipo de conteúdo: Solução de problemas Última revisão: 18/06/2012

Problema de baixa potência profunda com interfaces LPDDR2 em dispositivos Cyclone V usando o sistema de processador rígido

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta produtos LPDDR2.

    Em interfaces LPDDR2 com destino Cyclone dispositivos V usando o sistema de processador rígido (HPS), se o recurso desligar a energia automática (APD) é habilitada e foi acionada por falta de atividade, uma explícita a solicitação do usuário para entrar no modo de baixa potência profunda (DPD) pode não ser reconhecida. Esse problema ocorre porque o sistema ignora as solicitações de DPD explícitas quando ele já está no modo DPD acionado por APD.

    Resolução

    A solução alternativa para este problema é garantir que a memória HPS o controlador ainda não está no modo DPD como resultado do recurso APD. Você pode fazer com que o controlador de memória saia do modo APD em emissão um comando de gravação falsa para qualquer endereço.

    O procedimento recomendado é o seguinte:

    1. Eme a solicitação de reposição de energia profunda.
    2. Eme um comando de gravação em qualquer endereço de memória.

    Este problema não será corrigido.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® V e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.