ID do artigo: 000087014 Tipo de conteúdo: Solução de problemas Última revisão: 17/01/2013

Stratix V Hard IP para problema PCI Express se rx_st_mask alternâncias quando rx_st_ready é 0

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O Stratix V Hard IP para PCI Express IP Core pode enviar inválido dados se rx_st_mask alternâncias enquanto rx_st_ready é 0. O IP rígido pode não se recuperar depois que este evento ocorrer.

Resolução

Não há uma solução alternativa. Altera recomenda que você desabilite o rx_st_mask sinal para dispositivos Stratix V.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.