ID do artigo: 000087018 Tipo de conteúdo: Solução de problemas Última revisão: 15/04/2013

Errata - problemas conhecidos Arria do modelo de sincronização V no software Quartus II versão 12.1 SP1

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Para projetos que Arria® dispositivos V no software Quartus® II versão 12.1 SP1, há problemas conhecidos com alguns atrasos de tempo.

    Consulte esta solução para obter informações atualizadas sobre soluções alternativas e quaisquer problemas relatados recentemente.

    Atraso ausente entre o clock de saída HSSI e a entrada de refclk fPLL

    Um caminho de clock está faltando um atraso nos projetos Arria dispositivos V quando as seguintes circunstâncias são todas verdadeiras:

    1. Há uma conexão entre a saída do clock HSSI e uma entrada de refclk fPLL
    2. A conexão inclui um recurso de roteamento IQTXRXCLK
    3. A conexão não passa por redes globais, regionais ou de clocks periféricos

    Nenhum dos núcleos de propriedade intelectual distribuídos por Altera usa esta conexão de clock.

    Resolução

    Esta solução será atualizada em uma data futura com mais detalhes sobre como determinar se seu projeto foi afetado e como lidar com o problema.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.