ID do artigo: 000087033 Tipo de conteúdo: Solução de problemas Última revisão: 18/09/2013

Erro de treinamento de link PCIe Gen2 ao usar o controlador hard reset

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Pode ocorrer um problema intermitente de link-up de IP hard IP PCIe Gen2 em Quartus II versão 13.0SP1 e anterior. Ao usar o hard reset controlador em uma configuração nativa da Gen2, o Stratix V Hard IP para a função PCI Express MegaCore pode transmitir incorretamente em 5 Gbps em vez da taxa de dados de 2,5 Gbps durante o treinamento de link.

    Resolução

    Para configurações gen2 que não usam a configuração via Protocolo (CvP), siga as instruções em Conhecimento Solução base para uma solução alternativa. Para configurações CvP Gen2, entre em contato com o mySupport.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.