ID do artigo: 000087044 Tipo de conteúdo: Solução de problemas Última revisão: 31/12/2014

A porta de e/s logical Layer Slave port do Núcleo IP RapidIO II requer a afirmação contínua do sinal de gravação

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

A porta de e/s do núcleo de E/S do núcleo IP RapidIO II requer que o mestre Avalon-MM afirma o ios_rd_wr_write sinal continuamente para a duração total da explosão de gravação recebida. Se o módulo mestre Avalon MM-MM desaasse ios_rd_wr_write o sinal enquanto ele está enviando dados de gravação para o núcleo IP RapidIO II, o IP o núcleo divide incorretamente os dados recebidos em múltiplos transmitidos pacotes no link RapidIO.

Resolução

Este problema não tem solução. Você deve garantir que todos os Avalon-MM módulos mestre em seu projeto que se comunicam com o RapidIO PORTA escrava de camada lógica de E/S do núcleo IP II, atenda ao requisito para afirmar o ios_rd_wr_write sinal continuamente para a duração total de qualquer explosão de gravação no núcleo IP RapidIO II.

Este problema é corrigido na versão 14.1 do núcleo IP RapidIO II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.