ID do artigo: 000087079 Tipo de conteúdo: Solução de problemas Última revisão: 18/05/2013

Possível falha de enumeração para Stratix V Hard IP para PCI Express Gen3 x8

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Variantes da 3ª geração x8 do hard IP Stratix V GX para PCI Express O IP Core pode falhar durante a enumeração quando a equalização adaptativa (AEQ) está ativo durante o estado de mudança de velocidade do LTSSM.

    Resolução

    Este problema é corrigido na versão 12.1 SP1 do Hard IP para PCI Express IP Core.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.