ID do artigo: 000087101 Tipo de conteúdo: Mensagens de erro Última revisão: 09/06/2014

Aviso (332056): verificação cruzada pll encontrou configurações inconsistentes de clock PLL

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Você pode encontrar o® aviso acima ao compilar o XAUI PHY IP usando o software Quartus® II versão 13.1 para dispositivos transceptor Arria V, Cyclone® V e Stratix® V. Isso ocorre devido a restrições de SDC ausentes para os clocks XAUI PHY IP.
Resolução

Para corrigir este problema, adicione as seguintes restrições de SDC para os clocks XAUI PHY IP antes de executar a compilação:

create_clock -period -nome [get_ports pll_ref_clk]
create_clock de <> -name [get_ports phy_mgmt_clk]
derive_pll_clocks

Produtos relacionados

Este artigo aplica-se a 12 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.