ID do artigo: 000087118 Tipo de conteúdo: Solução de problemas Última revisão: 23/11/2011

Mensagens de aviso relacionadas ao tempo para controlador SRAM QDR II e QDR II com controlador UniPHY e RLDRAM II com UniPHY ao compartilhar PLLs em dispositivos Stratix V

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Ao instaurar um design no modo escravo PLL/DLL em um Stratix Dispositivo V, o analisador de tempoquest pode exibir mensagens de aviso semelhante ao seguinte:

Warning: Ignored filter at slave_report_timing_core.tcl(176): slave_inst0|controller_phy_inst|memphy_top_inst|umemphy|uio_pads| dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|thechain|clkin could not be matched with a keeper or register or port or pin or cell or net Warning: Command get_path failed.
Resolução

Este problema não tem solução. As mensagens de aviso podem ser ignorada com segurança; no entanto, não confie na precisão da resultante análise de tempo.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.