ID do artigo: 000087134 Tipo de conteúdo: Solução de problemas Última revisão: 30/06/2014

40-100GbE MAC e função PHY IP Core MegaCore rx_recovered_clk sinal está ausente na interface de nível superior

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Se você ligar o suporte Ethernet síncrono nos 40-100 GbE editor de parâmetros com o parâmetro de suporte Habilitar Sincronização , o núcleo IP é configurado com dois clocks de referência de entrada, uma referência clock para o PLL cdr RX e um clock de referência para o PLL TX. Além disso, o clock recuperado RX deve ser um núcleo IP externo Sinal. No entanto, o sinal do clock recuperado RX não é visível em o nível superior do núcleo ip.

Resolução

Este problema não tem solução.

Este problema é corrigido na versão 14.0 dos 40 e 100 Gbps Função Ethernet MAC e PHY MegaCore.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.