ID do artigo: 000087141 Tipo de conteúdo: Mensagens de erro Última revisão: 26/02/2016

Erro: especifique as mudanças de fase corretas

Ambiente

    Intel® Quartus® II Subscription Edition
    Avalon ALTPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver este erro ao usar o Intel® FPGA IP PLL com dispositivos Stratix® V, Arria® V e Cyclone® V e especificando mudanças de fase para vários clocks de saída. O IP pode mostrar esse erro se uma ou mais configurações de mudança de fase não estiverem alcançadas. No entanto, ele também pode listar as configurações de mudança de fase real que também são inválidas.

Resolução

Para obter as configurações de mudança de fase o mais próximo possível do que você deseja para várias frequências de clock de saída, use a opção Habilitação de saída física e insira manualmente os valores de contador M e N para obter uma frequência de VCO que permite que você alcance suas frequências de saída necessárias, bem como uma resolução de etapa de fase adequada.

Artigos relacionados

 

    Produtos relacionados

    Este artigo aplica-se a 14 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    1

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.