ID do artigo: 000087147 Tipo de conteúdo: Solução de problemas Última revisão: 08/02/2012

Stratix V Hard IP para porta raiz PCI Express inclui sinais de interrupção não suportados

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O arquivo HDL de alto nível para o Stratix V Hard IP para PCI Express A porta raiz inclui os seguintes sinais não suportados: aer_msi_num, pex_msi_num, app_msi_req, app_msi_ack, app_msi_tc[2:0], e app_msi_num[4:0]. No entanto, esses sinais não estão disponíveis para Portas raiz.

    Resolução

    Este problema é corrigido na versão 11.1 SP2 do Stratix V Hard IP para o núcleo PCI Express IP.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.