ID do artigo: 000087220 Tipo de conteúdo: Solução de problemas Última revisão: 19/07/2017

O modo de barramento de dados eMMC de 8 bits é suportado no soC Cyclone® V e Arria® V SoC?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, o controlador SDMMC em soC Cyclone® V e Arria® V SoC suporta um barramento de dados de 8 bits para eMMC.

O Manual de referência técnica do sistema de processador rígido declara incorretamente o suporte para barradores de dados de 1 bits e 4 bits.

Resolução

Este erro foi corrigido no manual Cyclone de referência técnica do sistema de processadores rígidos V.

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGAs Arria® V e FPGAs SoC
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.