ID do artigo: 000087348 Tipo de conteúdo: Mensagens de erro Última revisão: 07/08/2017

Erro (18496): a saída está muito perto do pino de entrada do clock PLL

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver esta mensagem de erro ao compilar um design destinado a um dispositivo MAX® 10 sem atribuição de pinos no software Quartus® Prime versão 16.1.

     

    Resolução

    Para resolver este problema, atribua manualmente o local do pino afetado longe de um pino de entrada de clock PLL no Editor de atribuição.

    Este problema é corrigido na quartus Prime versão 17.0.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® MAX® 10

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.