ID do artigo: 000087495 Tipo de conteúdo: Mensagens de erro Última revisão: 18/04/2022

Por que o exemplo de projeto ethernet F-Tile Intel® FPGA Hard IP que usa 10GE-1 com a variante PTP não passa na fase de "Geração de lógica de suporte" ao usar uma frequência PLL do sistema personalizada?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition v21.2, o exemplo de design ethernet F-Tile Intel® FPGA Hard IP falha ao passar a fase de "Geração lógica de suporte" no software Intel Quartus Prime.

A seguinte mensagem de erro ocorre ao usar o 10GE-1 com variante habilitada para PTP e uma frequência de loop personalizado de fase bloqueada do sistema (PLL), como 903,125 MHz:

"Erro (21842): o solucionador não encontrou uma solução"

Resolução

Para resolver este problema no software Intel® Quartus® Prime Pro Edition v21.2, escolha a frequência PLL padrão do sistema de 805,664062 MHz ao usar o 10GE-1 com a variante PTP.

 

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.