ID do artigo: 000087684 Tipo de conteúdo: Solução de problemas Última revisão: 14/02/2023

Como a RTL lógica do usuário pode obter o número de barramento e o número do dispositivo para o Intel® Arria® 10 e a interface Intel® Cyclone® 10 GX Avalon®-ST para PCI Express*?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A lógica do usuário precisa obter o número do barramento e o número do dispositivo para gerar TLPs corretamente, mas o número do barramento e o número do dispositivo não são de saída do Intel® Arria® 10 e da interface Avalon®-ST Intel® Cyclone® 10 GX para PCI Express*.

 

 

Resolução

Para verificar o número do barramento e o número do dispositivo, a lógica do usuário RTL deve ler a partir do registro de cfg_busdev usando os sinais de espaço de configuração da camada de transação.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.