ID do artigo: 000087743 Tipo de conteúdo: Solução de problemas Última revisão: 29/09/2021

Qual sinal da interface de Intel® Stratix® 10 de alta largura de banda (HBM2) Intel® FPGA IP deve ser usado para determinar quando é seguro começar a interagir com a interface do barramento AXI?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interface da memória de alta largura de banda (HBM2) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao usar a interface Intel® Stratix® 10 de memória de alta largura de banda (HBM2) Intel® FPGA IP, você pode ver o sinal AXI sendo afirmado durante a calibração, mas ainda não é seguro interagir. Você deve esperar até que o sinal local_cal_success seja afirmado antes de começar a interagir com a interface de barramento AXI.

Resolução

Essas informações serão incluídas em uma versão futura do guia de interface Intel® Stratix® 10 de alta largura de banda (HBM2) Intel® FPGA IP usuário.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 NX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.