Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.1, você pode ver este erro interno ao conectar a porta "pll_ref_clk" de Interfaces de memória externa Intel® Stratix® 10 FPGA IP a uma fonte de clock sem suporte, como BFM de fonte de clock Intel® FPGA IP.
Para evitar esse erro, conduza diretamente o "pll_ref_clk"do pino do clock externo.