Por que o meu design não passa pela fase de "Geração lógica de suporte" do software Intel® Quartus® Prime Pro Edition ao usar uma combinação da ethernet F-Tile Intel® FPGA Hard IP com a variante PTP e uma variante F-Tile PMA Direct PHY?

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 21.2, a combinação de uma Ethernet F-Tile Intel® FPGA Hard IP com a variante PTP e uma variante F-Tile PMA Direct PHY falhará em passar a fase de "Geração lógica de suporte" do Intel® Quartus® Prime Pro com a seguinte mensagem de erro: "Erro (21842): o solucionador falhou em encontrar uma solução".

Para resolver este problema no software Intel® Quartus® Prime Pro Edition versão 21.2 execute as seguintes etapas:

1. Navegue até o diretório /synth .
2. Abra o arquivo "directphy_f_hip.sv".
3. Mude as seguintes linhas A PARTIR:

a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = bb_f_ehip_e400g_ptp0_aib2_div2_clk;

b. localparam local_bb_f_ehip_e400g_ptp1_aib2_div2_clk = bb_f_ehip_e400g_ptp1_aib2_div2_clk;

PARA:

a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = "__BB_DONT_CARE__";

b. localparam local_bb_f_ehip_e400g_ptp1_aib2_div2_clk = "__BB_DONT_CARE__";  

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.4.