ID do artigo: 000087813 Tipo de conteúdo: Solução de problemas Última revisão: 22/03/2023

Por que o Intel® FPGA P-Tile Avalon® Streaming IP para o exemplo de design PCI Express® que visa o Intel Agilex 7 FPGA mostra violações de largura de pulso mínima?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Exemplo de aplicativo Hard IP para PCI Express* Avalon-Streaming
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 21.2 e anterior, você pode ver violações de largura de pulso mínima ao usar o exemplo de design para o Intel® FPGA P-Tile Avalon® Streaming IP para PCI Express, que visa o Intel Agilex® 7 FPGA.

Resolução

Este problema é corrigido a partir do software Intel® Quartus® Prime Edition 21.3.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.