ID do artigo: 000087889 Tipo de conteúdo: Solução de problemas Última revisão: 16/05/2024

Por que eu vejo comportamento inesperado em IOs de HPS dedicados para o meu projeto FPGA soC Agilex™ 7 e locais de pinos incorretos no relatório de pinagem?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema na versão 21.1 ou mais recente do Software Quartus® Prime Pro Edition, os pinos de saída HPS dedicados podem estar incorretamente mapeados em locais dos pinos durante a etapa de Fitter.

Isso pode causar uma incompatibilidade entre os locais dos pinos definidos na GUI do parâmetro HPS IP no Platform Designer e o arquivo de .pinout gerado durante a compilação e comportamento inesperado no tempo de execução.

Resolução

Para evitar ou contornar esse problema, faça qualquer um dos seguintes:

  • Adicione designações de localização de pinos aos pinos de saída HPS no arquivo .qsf de acordo com a GUI do parâmetro HPS IP no Platform Designer OR
  • Use o Editor de Atribuição no Software Quartus® Prime Pro Edition para forçar o Fitter a colocar saídas HPS em locais de pinos designados.

Este problema está corrigido na versão 22.2 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.