ID do artigo: 000088028 Tipo de conteúdo: Errata Última revisão: 18/04/2022

Por que o HDMI 2.1 Intel® FPGA fonte de saída IP com a polaridade VSYNC e HSYNC errada?

Ambiente

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema a partir do software Intel® Quartus® Prime Pro Edition versão 19.4, você pode ver o IP de origem HDMI 2.1 Intel® FPGA no modo TMDS de saída incorreta da polaridade VSYNC e HSYNC.

  • Este problema afeta apenas o HDMI 2.1 Intel® FPGA fonte IP no modo TMDS.

  • Este problema não afeta o HDMI 2.1 Intel® FPGA fonte IP no modo FRL ou HDMI 2.0 Intel® FPGA FONTE IP

Nota: o HDMI 2.1 é habilitado ao configurar o Suporte FRL = 1 enquanto o HDMI 2.0 está habilitado ao configurar o Suporte FRL = 0.

 

 

Resolução

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.4.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.