Devido a® um problema no software Intel® Quartus® Prime Pro Edition versão 21.3, você pode ver este erro interno ao compilar designs que visam Intel Agilex 7 dispositivos e inclui quaisquer Interfaces de memória externa Intel Agilex® 7 FPGA IP.
O erro ocorre quando os pin-outs atribuídos do dispositivo são inválidos devido aos sub-bancos EMIF não contíguos serem usados para as atribuições de localização.
Para evitar este erro, corrija as atribuições dos pinos para criar um pino de dispositivo válido para as Interfaces de memória externa® Intel Agilex 7 FPGA IP.
Consulte o Guia do usuário de interfaces de memória externa Intel Agilex® FPGA IP: Intel Agilex FPGA EMIF IP Pin e Resource Planning para criar atribuições de pino válidas para o design.
Além disso, você pode encontrar os seguintes documentos para serem úteis: Agilex EMIF Pin Planner Tool e Agilex EMIF Pin Information Document.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.4.