ID do artigo: 000088120 Tipo de conteúdo: Compatibilidade Última revisão: 13/12/2021

Por que o exemplo de Intel® Stratix® DisplayPort de 10 FPGA IP falha no treinamento do link RX na taxa de bits alta 3 (HBR3)?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no Exemplo de design de IP Intel® Stratix® DisplayPort de 10 FPGAgerado com o Intel® Quartus® Prime Design Software versões 20.3 e anteriores, você pode observar falha no treinamento de link RX no HBR3 e no link down trains para HBR2.

    Resolução

    Para resolver este problema no software Intel® Quartus® Prime Pro Edition versão 20.3 e anterior, siga as etapas:

    1. Substitua. /rtl/rx_phy/rx_phy_top.v com rx_phy_top.v

    2. Substitua. /rtl/tx_phy/tx_phy_top.v com tx_phy_top.v

    3. Substitua ./rtl/bitec_reconfig_alt_s10.v por intel_reconfig_alt_s10.v

    Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 20.4 e posterior.

    Produtos relacionados

    Este artigo aplica-se a 6 produtos

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 SX SoC
    FPGA Intel® Stratix® 10 TX
    Kit de desenvolvimento Intel® Stratix® 10 GX DK-DEV-1SGX-H-A
    Kit de desenvolvimento Intel® Stratix® 10 GX DK-DEV-1SGX-L-A
    FPGA Intel® Stratix® 10 GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.