ID do artigo: 000088135 Tipo de conteúdo: Errata Última revisão: 14/02/2023

Por que a porta "o_rx_error" do Hard IP de E-Tile para núcleo de Intel® FPGA IP ethernet não reflete quadros oversized na transmissão?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard IP do bloco E para Ethernet Intel® FPGA IP

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a uma falha no HARD IP de E-Tile de 100G para Ethernet Hard Intel® FPGA IP core RX, você pode observar quadros oversized (o tamanho máximo de quadros padrão na configuração de IP é de 1518), não fazer com que o bit relativo de porta o_rx_error afirmasse refletir o comportamento de quadros oversized.

     

     

    Resolução

    Não há nenhum plano para corrigir este problema na versão futura do IP. Você pode usar o registro estatístico (0x924/0x925) para monitorar se há quadros oversized na transmissão.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 TX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.