ID do artigo: 000088172 Tipo de conteúdo: Instalação e configuração Última revisão: 30/11/2023

Por que a geração de exemplo de projeto Ethernet de baixa latência de 10 G MAC Intel® Stratix® 10 FPGA IP é concluída com erros?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA IP MAC Ethernet e Função PHY de 10-Gbps e baixa latência IP-10GEUMAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema na versão 21.3 do software Intel® Quartus® Prime Pro Edition, o exemplo de projeto de Ethernet de baixa latência de 10 G MAC Intel® Stratix® 10 FPGA IP não pode ser gerado com êxito.

    Resolução

    Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

    Um patch está disponível para corrigir esse problema para o software Intel® Quartus® Prime Pro Edition versão 21.3. Baixe e instale o patch neste artigo do KDB.

    Este patch está programado para ser incluído em uma versão futura do Intel® Quartus® Software Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.