ID do artigo: 000088638 Tipo de conteúdo: Solução de problemas Última revisão: 16/12/2021

Por que o Intel® FPGA P-Tile Avalon® Streaming IP para PCI Express* Hard IP não usa os bytes de paridade da interface Avalon® Streaming TX?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O Intel® FPGA P-Tile Avalon® Streaming IP para PCI Express* Hard IP gera automaticamente a paridade de byte para o recurso de proteção de paridade do barramento de dados. Os bytes de paridade fornecidos nos sinais abaixo não serão usados pelo Intel® FPGA P-Tile Avalon® Streaming IP para PCI Express* Hard IP para o recurso de proteção de paridade de barramento de dados.

 

Nome dos sinais:

tx_st_data_par_i

tx_st_hdr_par_i

tx_st_tlp_prfx_par

Resolução

Essas informações estão incluídas na versão 21.4 do Intel® FPGA P-Tile Avalon® Streaming IP para o Guia do usuário PCI Express*

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGA Intel® Stratix® 10 DX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.