O Intel® FPGA P-Tile Avalon® Streaming IP para PCI Express* Hard IP gera automaticamente a paridade de byte para o recurso de proteção de paridade do barramento de dados. Os bytes de paridade fornecidos nos sinais abaixo não serão usados pelo Intel® FPGA P-Tile Avalon® Streaming IP para PCI Express* Hard IP para o recurso de proteção de paridade de barramento de dados.
Nome dos sinais:
tx_st_data_par_i
tx_st_hdr_par_i
tx_st_tlp_prfx_par
Essas informações estão incluídas na versão 21.4 do Intel® FPGA P-Tile Avalon® Streaming IP para o Guia do usuário PCI Express*