ID do artigo: 000088714 Tipo de conteúdo: Mensagens de erro Última revisão: 05/06/2023

Por que o exemplo Intel Agilex® 7 F-Tile SDI II FPGA IP não é compilado no estágio de geração de lógica de suporte?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition v21.4, o exemplo de design de IP Intel Agilex 7 F-Tile SDI II FPGA falhará no estágio de geração de lógica de suporte durante a compilação com a® seguinte mensagem de erro:

    Erro(21842): a lógica de suporte não pode ser gerada porque os componentes IP usados no design têm configurações conflitantes.

    Resolução

    Um patch está disponível para corrigir este problema para o software Intel® Quartus® Prime Pro Edition versão 21.4.

    Baixe e instale o Patch 0.01 a partir dos seguintes links:

    Este problema está sendo corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.