ID do artigo: 000088754 Tipo de conteúdo: Solução de problemas Última revisão: 20/02/2023

Por que os sinais tx_ex_delay_valid e rx_delay_valid do núcleo Intel® FPGA IP CPRI não são lidos como esperado?

Ambiente

    CPRI
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no núcleo CPRI Intel® FPGA IP versão 21.2 e anterior, você pode ver que o tx_ex_delay_valid e rx_ex_delay_valid funcionam como sinais somente de leitura e não lê para limpar conforme descrito no Guia do usuário do núcleo Intel® FPGA IP CPRI.

Resolução

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro/Standard Edition versão 21.3.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.