ID do artigo: 000088800 Tipo de conteúdo: Solução de problemas Última revisão: 31/03/2023

Por que a compilação falha no estágio de ajuste para designs que contêm o DMA multi channel Intel® FPGA IP PCI Express?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os designs que contêm o DMA de vários canais Intel® FPGA IP PCI Express falharão no estágio de ajuste da compilação, se a opção Habilitar a interface PIPE PHY não estiver marcada na guia Configurações MCDMA do editor de parâmetros IP.

Resolução

Certifique-se de que a opção Habilitar interface PIPE PHY está selecionada na guia Configurações MCDMA do DMA multi channel Intel® FPGA IP para editor de parâmetros PCI Express.

 

Este problema está programado para ser resolvido em uma futura versão do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.