ID do artigo: 000088809 Tipo de conteúdo: Solução de problemas Última revisão: 18/06/2023

Por que há erros de bits intermitentes no PHY Lite for Parallel Interfaces Intel FPGA IP® para designs de caminho de entrada Intel Agilex 7 e Intel Agilex® 9 FPGA?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a® um problema no software Intel® Quartus® Prime Pro Edition versão 21.4, você pode encontrar falhas funcionais ou erros de bits nos caminhos Perifery-to-Core (P2C) ao usar o PHY Lite para interfaces paralelas Intel FPGA IP para Intel Agilex 7 e Intel Agilex® 9 FPGA. Isso porque o tempo dos caminhos de transferência P2C não é analisado.

    Este problema afeta apenas as transferências P2C no PHY Lite para interfaces paralelas Intel FPGA IP para Intel Agilex 7 e Intel Agilex 9 FPGA.

    Resolução

    Não há solução alternativa para este problema, mas um patch está programado para ser lançado.

    Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.