ID do artigo: 000088867 Tipo de conteúdo: Errata Última revisão: 23/11/2024

Por que a Ethernet F-Tile FPGA Hard IP com PTP habilitada e tipo FHT PMA não afirma o_rx_pcs_ready no hardware?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® Prime Pro Edition v21.4, a Ethernet F-Tile FPGA Hard IP com tipo FHT PMA não consegue gerar o_clk_rec_div (clock recuperado de RX) no hardware.

    Como o clock o_clk_rec_div é necessário para o Modo avançado de precisão do registro de tempo, o IP não pode estabelecer um link e o_rx_pcs_ready não será afirmado.

    Resolução

    Para solucionar esse problema no Software Quartus® Prime Pro Edition v21.4, selecione o Modo básico de precisão do registro de tempo onde o relógio o_clk_rec_div não é necessário

    Outras informações

    Este problema foi corrigido a partir da versão 22.1 do Software Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ série I

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.