ID do artigo: 000089030 Tipo de conteúdo: Solução de problemas Última revisão: 05/06/2023

Como posso reduzir o tamanho do arquivo de bitstream de reconfiguração parcial (PR) nos dispositivos Intel® Stratix® 10 e Intel Agilex® FPGA?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O tamanho do arquivo bitstream pr para dispositivos Intel® Stratix® 10® e Intel Agilex FPGA depende do número de setores de clock cobertos pela região de RP. Um número maior de setores de clock cobertos pela região de RP resulta em um tamanho de arquivo bitstream maior. Consequentemente, o tempo de programação de RP aumentará de acordo.

Resolução

Para reduzir o tamanho do arquivo de bitstream de PR, siga as duas dicas abaixo:

  1. Destino apenas o número necessário de setores de clock para a região de RP.
  2. Ao alinhar a região de roteamento aos setores de clock, certifique-se de que a região de roteamento esteja com uma linha/coluna LAB inset a partir da borda dos limites do setor de clock.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.