ID do artigo: 000089161 Tipo de conteúdo: Solução de problemas Última revisão: 07/01/2023

Por que o arquivo P-Tile Avalon® streaming Intel® FPGA IP configuração PCI Express VirtIO registra o retorno do acesso ao resultado inesperado quando várias funções físicas ou SR-IOV estão habilitadas?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 21.3 e 21.4, você pode ver que a gravação ou leitura de configuração em P-Tile Avalon® Streaming Intel® FPGA IP para o registro de espaço de configuração PCI Express VirtIO retorna resultado inesperado quando o seguinte Modo hard IP é selecionado:

  • Gen4x16, Interface - 512 bits (Frequência do clock PLD: 175/200/225/250 MHz)
  • Gen4x8, Interface - 512 bits (Frequência do clock PLD: 175/200/225/250 MHz)
  • Gen4x8, interface - 256 bits (Frequência do clock PLD: 175/200/225/250 MHz)
Resolução

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Stratix® 10 DX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.