Ao usar o "modo de primeira configuração do HPS", por que INIT_DONE fica BAIXO mesmo após o dispositivo Intel® Stratix® 10 ou o dispositivo Intel Agilex® 7 FPGA entrar no modo do usuário?

Ao usar o "modo de primeira configuração do HPS" com Intel® Stratix® 10 ou Intel Agilex® 7 dispositivos FPGA e executar o comando de caixa de correio SDM "CONFIG_STATUS", o word 3 bit 1 informará incorretamente que o registro de status do INIT_DONE está BAIXO, mesmo após o sinal de INIT_DONE externo ser alto, o que indica que o FPGA entrou no modo do usuário com êxito. Este problema não ocorre ao usar JTAG, ASx4, modos de configuração AVST ou "FPGA modo de primeira configuração".

O status correto da INIT_DONE pode ser verificado por vários métodos, como:

• Verifique o status do LED INIT_DONE na placa, se estiver disponível
• Leia o CONFIG_STATUS usando a ferramenta de depuração Stratix 10 SDM, e ela se aplica apenas a Intel® Stratix® 10 FPGAs (porque você está usando a interface JTAG)
• Leia o sdm_config_status usando as instruções disponíveis no AN 936: Execução de comandos SDM via interface JTAG

Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.