ID do artigo: 000089524 Tipo de conteúdo: Conectividade Última revisão: 15/08/2023

Por que o Software Intel® Quartus® Prime Pro Edition sugere a conexão de pinos VREF à GND ao implementar uma interface DDR3 em Intel® Stratix® 10 dispositivos?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memória externa Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição


    A partir da versão 18.1 do software Prime Pro Edition Intel® Quartus®, o DDR3 IP implementado em Intel® Stratix® 10 dispositivos referenciará uma VREF gerada internamente.

    Resolução

    Os pinos VREF resspetivos podem ser conectados a GND

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.