ID do artigo: 000089593 Tipo de conteúdo: Solução de problemas Última revisão: 18/02/2022

Como os pinos de configuração serial ativo devem ser conectados no modo de configuração serial ativo de largura de dados de 1 bits ao usar um dispositivo EPCQ-A em vez de um dispositivo EPCS?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao usar um dispositivo EPCQ-A em vez de um dispositivo EPCS, você precisa cuidar das conexões de pinos para o modo de configuração serial ativo de largura de dados de 1 bits.

Os dispositivos EPCQ-A têm nomes de pinos diferentes do dispositivo EPCS.  No entanto, os guias do usuário ou manual do dispositivo usam os nomes dos pinos dos dispositivos EPCS para descrever as conexões de pinos para o modo de configuração serial ativa de largura de dados de 1 bits.

Os dispositivos EPCS têm DCLK, nCS, ASDI e DADOS para pinos de controle, enquanto os dispositivos EPCQ-A têm DCLK, nCS, DATA0, DATA1, DATA2 e DATA3 para pinos de controle. Ao usar um dispositivo EPCQ-A para o modo de configuração ativo de serial de largura de dados de 1 bits, note que o DATA0 é equivalente ao ASDI de EPCS e DATA1 é equivalente a DADOS de EPCS.

Resolução

Consulte as figuras a seguir para entender as diferenças de nome do pino entre dispositivos EPCS e EPCQ-A e as conexões de pino adequadas entre um dispositivo EPCQ-A e um Intel® FPGA.

Figura 1.  Conexões de pinos entre dispositivos EPCS e Intel® Cyclone® 10 LP FPGAs e dispositivos herdado antes de Stratix® V, Arria® V e Cyclone® V FPGAs para modo de configuração serial ativa de largura de dados de 1 bits.

 

Figura 2. Conexões de pino entre dispositivos EPCQ-A e Intel® Cyclone® 10 LP FPGAs e dispositivos herdado antes de Stratix® V, Arria® V e Cyclone® V FPGAs para modo de configuração serial ativa de largura de dados de 1 bits.

 

Figura 3. Conexões de pino entre dispositivos EPCS e Stratix® V, Arria® V e Cyclone® V FPGAs para modo de configuração serial ativa de largura de dados de 1 bits.

 

Figura 4. Conexões de pino entre dispositivos EPCQ-A e Stratix® V, Arria® V e Cyclone® V FPGAs para modo de configuração serial ativa de largura de dados de 1 bits

Nota: essas figuras mostram apenas as conexões dos pinos.  Consulte o respectivo guia do usuário, manual do dispositivo e a ficha técnica do dispositivo para obter outros requisitos e recomendações.

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGAs Stratix® II
FPGAs Stratix® IV
FPGAs Stratix® V
FPGAs Stratix® III
Intel® Arria®
FPGAs Cyclone®
FPGAs Cyclone® II
FPGAs Cyclone® III
FPGAs Cyclone® IV
FPGA de baixo consumo Intel® Cyclone® 10

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.