ID do artigo: 000089766 Tipo de conteúdo: Solução de problemas Última revisão: 06/04/2022

Por que não há resposta no canal de dados de leitura AXI na simulação de IP Intel® Stratix® 10 MX FPGA high bandwidth memory (HBM2) ?

Ambiente

    Software de projeto Intel® Quartus® Prime
    Interface da memória de alta largura de banda (HBM2) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quando os sinais na interface AXI HBM2 são definidos como status desconhecido antes e após o comando de leitura na simulação HBM2, você pode ver que não há resposta no canal de dados de leitura HBM2 AXI.

Resolução

Como não há status desarmado no comportamento real do hardware, os sinais na interface AXI serão capturados como 0 ou 1, de modo que o status desconhecido na simulação não é esperado.

Para resolver isso, você pode definir as signlas na interface HBM2 AXI em simulação para valores aleatórios em vez de defini-los como status desconhecido.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Stratix® 10 MX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.