ID do artigo: 000089840 Tipo de conteúdo: Solução de problemas Última revisão: 15/02/2023

Por que a geração do exemplo de design DisplayPort Intel® FPGA IP UHBR10 (Taxa de bits ultra alta 10) falha?

Ambiente

    Intel® Quartus® Prime Pro Edition
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao gerar o exemplo de design displayPort Intel® FPGA IP UHBR10 (Taxa de bits ultra alta 10), as seguintes mensagens de erro podem ser observadas quando a taxa máxima de link TX/RX estiver definida como 10 Gbps.

Erro: dp_0: nem as caixas de seleção "Simulação" nem "Síntese" de "Tipos de arquivos gerados" são selecionadas para permitir a geração de arquivos de exemplo de projeto.

 

Resolução

Para gerar com sucesso o exemplo de design Intel® FPGA IP DisplayPort Intel® FPGA IP UHBR10, ligue o parâmetro Ativar a porta de entrada de vídeo image.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.