ID do artigo: 000089968 Tipo de conteúdo: Solução de problemas Última revisão: 19/10/2023

Por que eu vejo um pino "rx_dpa_hold" quando o modo "RX SOFT-CDR" está selecionado em IP Intel® Stratix® 10 FPGA LVDS SERDES?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • SERDES LVDS Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão 21.3 do software Intel® Quartus® Prime Pro Edition e acima, você pode gerar e compilar um projeto com o IP Intel® Stratix® 10 FPGA LVDS SERDES com o pino rx_dpa_hold quando o modo RX SOFT-CDR for selecionado.

    Resolução

    Você pode ignorar o pino rx_dpa_hold e deixá-lo desconectado.

    Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.