ID do artigo: 000090027 Tipo de conteúdo: Documentação e informações do produto Última revisão: 23/08/2023

Por que vejo sinal de RTS e CTS em U-boot ao usar UART0 e I2C1 no mesmo pino com controle de fluxo automático desabilitado em SoCs Cyclone® V?

Ambiente

    Software de projeto Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao usar UART0 e I2C1 nos SoCs Cyclone® V, você pode observar que o valor registrador msr.dcts mudou na inicialização U com Controle de fluxo automático desabilitado em seu sistema Platform Designer ao ler ou escrever usando I2C.

Resolução

O valor de registro alterado no msr.dcts pode ser ignorado com segurança.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Cyclone® V e FPGAs SoC
Kits de desenvolvimento Cyclone® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.