Devido a uma construção de RTL ilegal, você pode ver a mensagem de erro acima no software Intel® Quartus® Prime Pro Edition versão 20.3 e posterior. Este erro acontece durante o Síntese, quando uma interface verilog do sistema contém um parâmetro local que depende de um de seus parâmetros. Por exemplo:
Interface parametrizada
interface intf #(
largura de int não assinado
) (
dados lógicos de entrada
);
localparam que depende de um parâmetro
DWIDTH localparam = LARGURA;
modports que permitem o acesso ao localparam
modport mst (
dados de entrada,
importar DWIDTH
);
slv modport (
dados de entrada,
importar DWIDTH
);
Evite a "importação" de "interface localparams" na descrição "modport" das Interfaces do Sistema Verilog.
Esta construção RTL exibirá uma mensagem de erro começando com a versão 22.1 do software Intel® Quartus® Prime Pro Edition.