ID do artigo: 000090176 Tipo de conteúdo: Errata Última revisão: 05/04/2022

Erro:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): o módulo "rtile_s20_v0" não está definido

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Questa*-Intel® FPGA Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.1 e anterior, o erro abaixo será visto ao usar o Questasim* Intel® FPGA Edition para simular um design que instaule o Avalon® streaming Intel® FPGA IP para PCI Express*.

    Erro:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): o módulo "rtile_s20_v0" não está definido

    Resolução

    Para resolver este problema, use a versão completa do Siemens* Questa* Advanced Simulator. Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7 série I

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.