ID do artigo: 000090431 Tipo de conteúdo: Documentação e informações do produto Última revisão: 31/03/2023

Por que eu leio o valor errado ao ler o Hard IP de E-Tile para Ethernet Intel® FPGA IP registra TXPTP_REVID e RXPTP_REVID?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard IP do bloco E para Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no Guia do usuário do E-tile Hard IP, o valor de redefinição de HW mostrado para o registro de TXPTP_REVID na Tabela 76 (Registros ptp TX 1588) e o registro de RXPTP_REVID na Tabela 77 (Registros ptp RX 1588) está incorreto.

    Resolução

    O valor correto de redefinição deve ser 0x11112015.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 DX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.