ID do artigo: 000090535 Tipo de conteúdo: Errata Última revisão: 14/05/2025

Por que vejo a corrupção de dados de leitura com o Stratix® 10 FPGA QDRII+ IP quando a calibração passa de forma consistente?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você poderá observar a corrupção de dados de leitura quando houver uma grande diferença na configuração DQS-en calibrada entre tentativas de calibração com a propriedade intelectual (IP) Stratix® 10 FPGA QDRII+.

Resolução

Você pode baixar o patch para a versão v21.2 do Software Quartus® Prime para resolver esse problema. Entre em contato com Altera suporte para outros patches de versão do Software Quartus® Prime.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.