ID do artigo: 000090686 Tipo de conteúdo: Errata Última revisão: 11/01/2023

Por que a interlaken (2ª geração) Intel® Stratix® de 10 FPGA de projeto IP falha ao ser configurada em 25 Gbps e o modo de olhar de lado interlaken está habilitado?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interlaken (2ª Geração) Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.1 e anteriormente, o Interlaken (2ª Geração) Intel® Stratix® 10 FPGA de design ip pode falhar no encerramento do tempo quando configurado em 25 Gbps e o modo de olhar de lado interlaken está habilitado.

    Resolução

    Para resolver este problema no software Intel® Quartus® Prime Pro versão 22.1 e anterior, lance o Design Space Explorer II no software Intel® Quartus® Prime Pro e realize varreduras de sementes.
    Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC
    Kit de desenvolvimento de integridade de sinal Intel® Stratix® 10 GX
    Kit de desenvolvimento de integridade de sinal Intel® Stratix® 10 TX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.