ID do artigo: 000090688 Tipo de conteúdo: Errata Última revisão: 10/05/2022

Por que os sinalizadores de erro ECC são observados ao testar o núcleo Intel® FPGA IP Interlaken (2ª Geração) no hardware?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interlaken (2ª Geração) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 21.4 e anterior, o núcleo Intel® FPGA IP Interlaken (2ª Geração) não consegue conter o erro do código de correção de erro (ECC) com o sinal válido de dados, portanto, erros de ECC podem ser relatados incorretamente.

Resolução

Não existe solução alternativa para este problema ao usar o software Intel® Quartus® Prime Pro Edition versão 21.4 e anterior.
Este problema foi corrigido a partir da versão 22.1 do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.