ID do artigo: 000090792 Tipo de conteúdo: Solução de problemas Última revisão: 05/06/2023

Por que os pinos de saída de E/S HPS dedicados para Intel Agilex® 7 SoC FPGA atribuídos incorretamente no relatório de pinout (arquivo.pin)?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o dispositivo dentro do software Intel® Quartus® Prime Pro Edition versões 20.3 a 21.4, os pinos de saída de E/S HPS dedicados serão colocados nos locais de pino errado. Isso será refletido no relatório de pinout (arquivo.pin) que é gerado pelo software Intel® Quartus® Prime Pro Edition durante o estágio de ajuste.

Resolução

Baixe e instale o seguinte arquivo patch e readme para corrigir este problema para o Intel® Quartus® Prime Pro Edition versão 21.4:

Este problema é corrigido a partir do software Intel Quartus Prime Pro Edition versão 22.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.