Devido a um problema no software Intel® Quartus® Prime Pro Edition v22.1, o código HDL gerado pelo Platform Designer não mostrará as portas de entrada terminadas.
Por exemplo, quando as seguintes configurações são aplicadas:
add_sv_interface de mem_ifc
set_parameter_property my_interface_parameter SV_INTERFACE_PARAMETER ônibus
set_port_property clk SV_INTERFACE_PORT barramento
set_port_property reset SV_INTERFACE_PORT barramento
set_port_property write_in SV_INTERFACE_SIGNAL ônibus
set_port_property writedata_in SV_INTERFACE_SIGNAL ônibus
set_port_property readdata_out SV_INTERFACE_SIGNAL ônibus
set_port_property address_in RESCISÃO verdadeira
set_port_property readdatavalid_out RESCISÃO verdadeira
O Platform Designer gerará o código HDL incorreto ausente nas duas linhas cruzadas:
mem_ifc #(
.my_interface_parameter ("FOO")
) my_ip_0_bus (
.clk (clk), // entrada, largura = 1, barramento
.reset (reset) // entrada, largura = 1, barramento
);
my_ip my_ip_0 (
.bus (my_ip_0_bus) // interface, largura = 1, mem_ifc.bus
.address_in (10'b000000000), // (encerrado),
.readdatavalid_out () // (encerrado),
);
atribuir my_ip_0_bus.writedata_in = writedata_in;
atribuir readdata_out = my_ip_0_bus.readdata_out;
atribuir my_ip_0_bus.write_in = write_in;
atribuir address_in = 10'b000000000;
Um patch está disponível para corrigir este problema para o software Intel® Quartus® Prime Pro Edition versão 22.1. Baixe e instale o Patch 0.12 a partir do link apropriado abaixo
Baixe o patch 0.12 para Windows (.exe)
Baixe o patch 0.12 para Linux (.run)
Baixe o Readme para o patch 0.12 (.txt)
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.2.