Devido a um problema conhecido detalhado® na Intel Agilex 7 diretrizes de usuário e errata de dispositivos ES (ES-1069). Ao usar o Avalon® de streaming Intel® FPGA IP Avalon® P para PCI Express, com o recurso multitare funcional habilitado, o registro de status do dispositivo PCI Express (bit offset 0x07Ah [5]: bits de transações pendentes) para cada uma das funções virtuais (VF) é implementado como um registro de status write-1-to-Clear (RW1C). A revisão da especificação pci express base 4.0 versão 1.0 afirma que este registro deve ser implementado como somente leitura (RO) quando o recurso de multitarebilidade estiver habilitado. Este problema não causa falhas funcionais.
Não há nenhum plano para resolver este problema. Para resolver este problema, a lógica do aplicativo pode usar a Interface de Interceptação de Configuração (CII) ou a Interface mapeada de memória do usuário direto Avalon® para modificar os acessos de configuração a este registro.