ID do artigo: 000090986 Tipo de conteúdo: Mensagens de erro Última revisão: 03/06/2022

Erro interno: subsistema: PTI, Arquivo: /quartus/tsm/pti/pti_tdb_builder.cpp, Linha: 1331

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Este erro pode ser visto no software Intel® Quartus® Prime Pro Edition versão 21.4 e anterior quando você usa os seguintes IPs PCI Express* de P-Tile e conecta o "pin_perst_n" às lógicas principais.

    • P-Tile Avalon® Streaming Intel® FPGA IP for PCI Express*
    • P-tile Avalon® memória mapeada Intel® FPGA IP PCI Express*
    • DMA de vários canais Intel® FPGA IP PCI Express*
    Resolução

    Devido à limitação da Intel® FPGA P-Tile Hard IP para PCI Express*, não existe nenhum recurso de rota de ''pin_perst_n'' para a lógica principal. Não tente conectar diretamente "pin_perst_n" à RTL lógica do núcleo para resolver este erro.

    Não há nenhuma correção planejada para este problema.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.